隨著人工智慧（AI）算力需求迎來大爆發，AI晶片愈做愈大、高頻寬記憶體（HBM）愈放愈多，傳統僅靠半導體製程微縮（如從5奈米推進至3奈米）的物理極限與成本壓力已逐漸壓得產業喘不過氣。當單一晶片無法「獨挑大梁」，市場焦點便全面轉向「多晶片組隊」的先進封裝技術。

在台積電引領的「3D Fabric」技術平台中，大家最耳熟能詳的無非是CoWoS。然而最近，英文名字與其極為相似的「CoPoS」與「CoWoP」，也悄悄成為先進封裝市場的當紅炸子雞。這3項名字讓人一頭霧水的技術，究竟各自在解決什麼痛點？又是哪些台廠設備與材料供應鏈，能一口氣吃下這3波截然不同的先進封裝大商機？本文將為讀者深度解密。

台積電「3D Fabric」技術平台

資料來源：台積電法說會

而在台積電「3D Fabric」技術平台當中，大家最熟悉的其實是CoWoS。不過，英文名字跟CoWoS很像的CoPoS及CoWoP，最近也成為先進封裝市場的焦點。這3個英文名字排在一起，真的很容易讓人一頭霧水。大叔來跟大家分享CoWoS、CoPoS以及CoWoP分別是什麼，並介紹相關的受惠公司。

3種CoWoS各有千秋

我們正式進入主題。CoWoS、CoPoS以及CoWoP這3種先進封裝技術，其實都在解決同一個問題，那就是AI晶片愈做愈大，HBM愈放愈多，導致原本的封裝空間快要不夠用了。

以前半導體提升效能，主要靠製程微縮，從7奈米縮到5奈米，再縮到3奈米。但是電晶體不可能無限縮小，製程愈先進，成本也愈高。所以產業開始換一個方法：一顆晶片扛不動，就多找幾顆晶片組隊，把GPU、CPU等運算晶片，以及HBM，整合在同一個封裝裡面，縮短資料傳輸距離，提高效能、降低耗電，這就是CoWoS崛起的原因。

CoWoS的英文全名是Chip on Wafer on Substrate。簡單來說，就是先把運算晶片和HBM放在中介層上面，再連接到底下的封裝基板。大叔把它比喻成科技園區，GPU是總公司，HBM是隔壁的資料中心。以前大家住在不同縣市，開個會還要上高速公路；現在全部搬到同一個園區，走過一條空橋就能交換資料。

CoWoS結構圖

資料來源：台積電法說會

大家都知道斯斯有2種，而CoWoS分成CoWoS-S、CoWoS-R以及CoWoS-L這3種。CoWoS-S使用矽中介層，也是台積電最早推出的CoWoS版本。輝達H100、H200，以及超微MI300，都使用CoWoS-S。矽中介層的優點，是傳輸速度快、精度高；缺點則是成本比較貴，而且矽的材料比較脆，尺寸放大之後，良率和翹曲問題就會增加。就像家裡全部鋪高級大理石，小坪數看起來很氣派；但如果房子蓋到跟百貨公司一樣大，光看帳單，屋主的血壓就先上去了。

因此台積電又發展出CoWoS-R。CoWoS-R使用重分佈層，也就是RDL，取代整片矽中介層，成本相對較低，封裝尺寸也比較有彈性，目前主要應用在網通設備和邊緣AI。